NE时代

派恩杰全国首发

碳化硅铜互连封装工艺

-以顶部厚铜八寸晶圆为基石

构建下一代先进封装基石-

前言

在全球能源转型与数字化浪潮的双重驱动下，新能源汽车全面驶入800V高压平台时代，当光伏储能、AI算力电源、工业驱动等领域不断追逐更高功率密度时，碳化硅（SiC）——这种被誉为"第三代半导体皇冠上的明珠"的材料，正从实验室走向量产线，从配角走向舞台中央。

现阶段，行业正在面对一个越来越清晰的现实：SiC芯片本身的性能不断突破，但封装技术正在成为制约器件性能释放的关键瓶颈。芯片能做多大的功率密度，不再仅仅取决于材料本身的击穿场强和电子迁移率，而是取决于封装结构能不能把芯片的潜力完整兑现。

在这一背景下，铜互连（Copper Interconnect）正在成为全球功率半导体先进封装的核心方向。它不是一种简单的材料替换，而是从芯片顶部金属化结构、互连工艺到模块封装架构的系统性升级。

派恩杰半导体作为国内碳化硅功率器件的先行者，率先发布了基于顶部厚铜八英寸晶圆技术的碳化硅铜互连封装工艺路线，并围绕顶部散热模块、铜互连、BGBM三大核心能力，构建了面向未来的先进封装平台。

本文将从技术底层出发，深度解析这条技术路线的工程逻辑与产业价值。

一、为什么下一代碳化硅必须走向铜互连？

01

从芯片到封装，瓶颈正在转移

碳化硅器件相比传统硅基器件，具有更高的击穿电压、更低的导通损耗、更快的开关速度和更高的允许结温。这些优势使SiC MOSFET在新能源汽车主驱逆变器、光伏储能、高压充电等场景中展现出巨大的效率提升潜力。

但产业在追求更高功率密度的过程中，芯片设计本身也在发生深刻变化。为了降低导通损耗、缩小芯片面积、提升功率密度，越来越多的SiC芯片正在向更薄的方向发展，部分设计已经将芯片厚度压缩到数十微米的量级。

芯片变薄带来电气性能的提升，同时也意味着热容量下降、机械强度降低、对封装互连结构的敏感度急剧上升。当芯片足够薄时，正面互连结构——键合线、顶部金属化层、封装凝胶——就成为了整个器件可靠性的最短木板。

限制下一代SiC发展的，可能不再是芯片本身，而是正面互连能不能跟上。

02

传统铝互连面临的结构性挑战

长期以来，功率半导体封装的正面互连主要依赖铝线键合或铝基顶部金属化方案。铝材料工艺成熟、成本可控，在硅基功率器件时代发挥了重要作用。

但当碳化硅器件向更高结温、更高电流密度、更长寿命方向发展时，铝互连体系的局限性开始显现。核心矛盾在于热膨胀系数（CTE）的失配，碳化硅的CTE约为4.0-4.5 ppm/℃，而铝的CTE高达22-24 ppm/℃，两者之间存在约5倍的差异。

这意味着在器件工作过程中，每一次温度升降循环，铝层和SiC芯片之间都会产生不同步的热胀冷缩。短期内这种应力可以被材料弹性吸收，但在数千次、数万次温度循环后，应力积累会导致键合根部疲劳、金属层开裂、互连界面退化，最终表现为导通压降上升、热阻增加、器件提前失效。

这个问题在薄芯片上尤为严重。芯片越薄，能够吸收和分散机械应力的材料体积越小，界面上的任何疲劳损伤都会被更快地传导到器件的电气性能上。

03

铜互连：从材料替换到架构升级

在铜的CTE约为16-17 ppm/℃，虽然仍高于碳化硅，但相比铝已经大幅缩小了与SiC之间的差距。这意味着在相同的温度循环条件下，铜与SiC界面产生的热应力更小，长期疲劳累积更慢，互连寿命更长。

铜互连的价值远不止于此。铜具有更高的导电率和导热率，这意味着：

·电流分布更均匀：电流不再过度集中在键合根部，而是能够在芯片正面更大面积上扩散

·热扩散更快：局部热点能够更迅速地传导至散热结构，避免封装材料长时间承受高温

·高频特性更优：铜互连结构的寄生电感更低，更适合碳化硅器件高频开关的应用场景。

因此，铜互连不是一种简单的"铜替代铝"的材料替换，而是整个封装架构的升级——它改变了电流路径、热传导路径、应力分布以及模块的长期可靠性模型。

二、派恩杰的技术基石——铜互连工艺体系

01

顶部厚铜工艺的核心逻辑

在理解派恩杰的铜互连技术路线时，需要先理清一个关键概念：铜互连的前提，不是铜键合线本身，而是芯片顶部的金属化结构。

传统封装工艺中，SiC芯片顶部通常采用铝金属化层。如果要实现铜线键合，需要先在铝层上额外制备一层过渡金属化结构（如NiPdAu），再通过烧结工艺形成DTS层，最后才能完成铜线键合。整个流程包含多道工序，涉及多种异质材料界面。

每一层过渡材料都带来一个新的CTE失配界面、一个新的接触电阻来源、一个新的潜在失效点。工序越多，可靠性风险越大，生产成本也越高。

派恩杰采用的“顶部厚铜工艺”从根本上改变了这一结构。

芯片在晶圆后道工艺制造阶段，顶部直接形成厚铜金属化层，而非传统的铝金属化。这意味着：

1.芯片顶部即为铜层——与铜键合线形成同质材料连接，消除了异质材料界面

2.无需额外顶部金属化工序——省去了NiPdAu制备、DTS烧结等中间步骤

3.工艺从多步简化为一步——从晶圆到键合，流程大幅精简。

02

CTE匹配性的根本改善

顶部厚铜工艺最直接的价值，是大幅改善了芯片顶部材料体系与SiC衬底之间的CTE匹配性。

当芯片顶部从铝（CTE约22-24 ppm/℃）变为铜（CTE约16-17 ppm/℃），与SiC衬底（CTE约4.0-4.5 ppm/℃）之间的CTE差异从约5倍缩小到约3.5倍。这意味着在每一次温度循环中，顶部金属层与芯片之间产生的热应力更小，长期循环后的疲劳积累更慢。

对于车规级应用而言，这一改善尤为重要。新能源汽车的功率模块在全生命周期内需要承受数以百万计的温度循环——每一次车辆启动、加速、制动、滑行，都对应着一次芯片温度的升降。顶部厚铜工艺通过改善材料体系的CTE匹配性，从根本上延长了正面互连结构的疲劳寿命，为整车质保期内的长期可靠性提供了底层保障。

03

热传导能力的系统性优化

铜的导热系数显著高于铝。当芯片顶部采用厚铜层后，芯片产生的热量能够更快速地通过顶部金属层向键合结构和封装散热路径传导。

这意味着两方面的好处：

一方面，芯片表面的温度分布更加均匀。传统铝金属化方案下，热量容易在键合根部集中形成局部热点，加速封装凝胶老化和键合疲劳。厚铜层使热量在芯片正面更均匀地扩散，降低了局部热点的峰值温度，从而延缓了封装材料的老化速度。

另一方面，整体热阻得到改善。更优的热传导路径意味着芯片结温到散热结构之间的温差可以更小，在相同散热条件下允许更高的功率输出，或者在相同功率输出下保持更低的结温。

04

八英寸晶圆的叠加价值

厚铜工艺——芯片级封装革命

这是派恩杰铜互连技术体系中最核心的芯片端创新。

传统工艺路径（3 步）

SiC芯片顶部铝金属化 → NiPdAu金属化 → DTS烧结 → 铜线键合

·流程长、工序多

·金属化层易拉裂

·多层异质材料界面 → CTE 失配严重 → 长期可靠性风险

·效果较差

顶部厚铜工艺（1 步）

全铜互连→CTE更加匹配、更优的可靠性表现

·一步到位，无需额外顶部金属化

·消除了多层过渡界面

【八英寸×厚铜】的叠加效应

先进封装产线能力闭环

厚铜工艺是派恩杰先进封装三大核心能力之一：

三者协同形成 "上下呼应"—— 正面厚铜负责电流传输和顶部散热，背面 BGBM 确保底部连接可靠性。

派恩杰的铜互连工艺平台同时建立在八英寸（200mm）SiC晶圆基础上。相比行业主流的六英寸（150mm）晶圆，八英寸平台在面积效率、缺陷密度控制、厚铜工艺适配性以及产业链协同方面具有叠加优势，为铜互连工艺的大规模量产提供了更有竞争力的成本和质量基础。

三、铜互连为功率器件带来的三重价值跃迁

01

电流密度有望突破600A/cm2

对于功率器件来说，真正危险的往往不是平均温度，而是局部热点。

在传统键合结构下，当器件工作在大电流状态时，电流会集中流经键合根部附近的小面积区域，导致局部温度远高于芯片平均结温。这些热点虽然不会立即导致器件失效，但会持续加速封装材料老化、焊层疲劳和键合点退化，是功率模块长期可靠性最主要的隐患来源。

顶部厚铜工艺与铜互连技术的结合，从根本上优化了芯片顶部的电流分布。厚铜层提供了更大的导电截面和更低的薄层电阻，使电流能够更均匀地扩散到整个芯片表面，而非集中在键合根部。

基于这一封装平台，芯片电流密度有望突破600A/cm²。这意味着在相同芯片面积下可以承载更大的输出功率，或者在相同功率需求下缩小芯片面积——无论哪种方向，都指向更高的功率密度和更优的系统成本。

对于新能源汽车主驱逆变器、高压快充、工业变频器、储能PCS等对功率密度有极致追求的应用场景，这一突破具有直接的工程价值。

02

功率循环寿命的系统性提升

功率循环寿命（Power Cycling Lifetime）是评价功率模块可靠性的核心指标之一。它衡量的是模块在反复温度循环条件下，电气参数（如导通压降Vce、热阻Rth）保持稳定的能力。

传统铝互连方案在功率循环测试中，常见的失效模式包括键合线抬升、键合根部裂纹以及顶部金属层与芯片界面的分层。这些失效模式的根源，正是铝与SiC之间CTE失配在长期循环中累积的机械疲劳。

铜互连由于CTE更接近SiC、机械强度更高、热扩散能力更强，在功率循环中表现出显著更低的参数漂移。这意味着即使经历更多的温度循环，模块仍能保持稳定的电气性能和热性能。

对于新能源汽车而言，功率循环寿命直接对应着车辆全生命周期的使用可靠性。更长的功率循环寿命，意味着更低的维护成本、更少的更换需求，以及整车质保期内更高的安全保障。

03

故障工况下更大的安全裕量

功率模块不仅要追求正常工况下的高效率，更要保证极端工况下的安全性。

在实际应用中，车辆急加速、电池短路保护、系统过流保护等场景，都可能产生远超正常工作条件的瞬态大电流。模块必须在保护电路完成动作之前的数微秒内，承受住这些瞬态冲击而不发生热失控。

衡量模块抗冲击能力的关键指标包括I²t能力（浪涌能量承受能力）和短路耐受能量。铜互连通过优化顶部铜结构，提高了芯片表面的热扩散能力和热容量，使瞬态大电流产生的热量能够更快速地扩散到更大面积上，避免局部热点过早触发热破坏。

更高的浪涌和短路承受能力，不仅为系统安全提供了更大的容错窗口，也为系统设计人员提供了更大的优化自由度——可以在芯片面积、模块尺寸、额定电流和成本之间实现更灵活的平衡。

四、嵌入式PCB封装的必备前提

01

从传统封装到嵌入式PCB

传统功率模块通常采用引线框架或DBC/AMB陶瓷基板进行封装。这些技术虽然成熟可靠，但随着系统对高频、高效率、高集成度和小型化的要求不断提高，传统封装结构正在逐渐接近其性能极限。

嵌入式PCB封装（Embedded PCB）正是在这一背景下成为行业关注的重点方向。与传统模块封装相比，嵌入式PCB封装将功率芯片直接嵌入到印刷电路板结构中，实现了：

·更短的电流路径——芯片到外部电路的电气距离大幅缩短

·更低的寄生电感——回路面积减小，寄生参数显著降低

·更高的集成密度——驱动电路、保护电路、传感器等可以与功率芯片在同一个PCB平台上集成

·更小的体积和更轻的重量——省去了传统模块的外壳和引线框架

这些优势使嵌入式PCB封装被认为是功率模块未来演进的重要方向之一，尤其在新能源汽车电驱系统、车载充电机、高频DC-DC变换器等对体积和效率有严苛要求的场景中。

02

铜互连是嵌入式PCB封装的必备条件

嵌入式PCB封装对芯片互连结构提出了全新的要求。当芯片被嵌入PCB内部后，传统的键合线结构已经无法适用——芯片需要通过铜填充过孔（Plated Via）、铜柱（Cu Pillar）或铜夹片（Cu Clip）等铜基互连结构与PCB电路层直接连接。

这意味着，只有建立了稳定、高导电、高可靠的铜互连结构，芯片才能满足嵌入PCB后的长期工作要求。如果芯片顶部仍然是铝金属化，与PCB铜电路之间将形成铝-铜异质界面，CTE失配和电化学腐蚀风险都会成为嵌入式封装可靠性的致命隐患。

派恩杰的顶部厚铜工艺，正是为这一未来方向做出的前瞻性布局。芯片顶部直接为铜层，与PCB铜电路形成同质铜-铜连接，从根本上消除了异质界面的可靠性风险，为嵌入式PCB封装铺平了道路。

可以说，铜互连不仅服务于当前的SiC模块封装，更是通向下一代嵌入式封装平台的必备门票。

五、派恩杰先进封装产线的三大核心能力

先进封装不是单项工艺的突破，而是平台能力的系统构建。派恩杰围绕碳化硅器件的发展需求，正在打造覆盖材料、结构、工艺和可靠性的完整先进封装体系，其核心能力包括三大支柱：

01

支柱一：顶部散热模块（Top-Side Cooling）

传统功率模块的散热路径通常是单面的——芯片产生的热量通过底部的基板传导到散热器。但随着功率密度不断提高，单面散热已经越来越难以满足高功率器件的热管理需求。

顶部散热模块通过增加芯片顶部的散热路径，实现了双面散热架构。热量不仅可以从芯片底部传导到基板，还可以从芯片顶部直接导出。这一设计大幅提升了模块的整体散热能力，使芯片在高功率工况下能够保持更低的结温，为功率密度的进一步提升提供了热管理基础。

顶部散热与顶部厚铜工艺具有天然的协同性——厚铜层本身就是优良的热扩散结构，能够将芯片热量更均匀地传导到顶部散热模块，使双面散热的效果最大化。

02

支柱二：铜互连（Copper Interconnect）

如前文所述，铜互连是派恩杰先进封装平台的核心技术路线。从晶圆级的顶部厚铜工艺，到模块级的铜线键合、铜柱互连，派恩杰正在构建覆盖芯片到模块全链路的铜互连能力。

铜互连的价值已经在行业层面得到充分验证——国际头部功率半导体企业已在其最新的车规级功率模块产品中全面导入铜前金属化和铜键合工艺，将铜互连定义为下一代模块平台的标配能力。派恩杰在国内率先布局这一技术方向，体现了其在先进封装领域的前瞻视野和技术决心。

03

支柱三：BGBM（背面金属化工艺）

BGBM（Back-Side Grinding and Back-side Metallization）是芯片背面处理的关键工艺，包括晶圆背面减薄和背面金属化两个步骤。

背面减薄使芯片达到目标厚度，直接影响器件的导通电阻和热阻。背面金属化则为芯片与基板之间的烧结连接提供高质量的金属界面，确保底部互连的低热阻和高可靠性。

在先进封装架构中，BGBM与顶部厚铜形成"上下呼应"——正面厚铜负责优化电流传输和顶部散热，背面BGBM确保底部连接质量和热传导效率。两者协同，才能实现功率模块从芯片到系统的完整热管理闭环。

04

三大能力的系统闭环

顶部散热模块、铜互连和BGBM并非三项孤立的技术，而是构成先进封装平台的有机整体。它们覆盖了芯片的正面、背面和模块级散热三个维度，形成了从芯片到封装到系统的完整技术闭环。

这种平台化的能力构建方式，使派恩杰能够根据不同应用场景的需求，灵活组合和优化封装方案，而不是被单一工艺路线所限制。无论是面向新能源汽车主驱逆变器的高可靠性封装，还是面向光伏储能的高效率封装，亦或是面向AI算力电源的高功率密度封装，派恩杰的先进封装平台都具备快速响应和灵活适配的能力。

六、面向未来——以铜互连工艺为起点，构建国产先进封装生态

01

从晶圆到封装的完整技术链条

派恩杰的铜互连技术路线，展现了一条清晰的技术演进路径：

铜互连工艺→ 顶部厚铜金属化 → 铜键合互连 → 先进封装模块

这条路径的每一步都建立在前一步的基础之上。铜互连工艺作为核心起点，从晶圆后道工艺阶段的顶部厚铜金属化开始，为后续高性能互连奠定了材料基础；铜键合工艺在模块封装阶段实现高性能互连；先进封装产线将芯片、散热和电气连接整合为完整的模块产品。

目前，派恩杰已经在铜互连工艺和顶部厚铜金属化阶段取得了实质性进展，为后续铜键合工艺的开发和先进封装模块的量产奠定了坚实基础。

02

产业意义与战略价值

在全球碳化硅产业加速向铜互连先进封装过渡的大背景下，派恩杰率先在国内实现铜互连工艺的量产级应用，具有多重战略意义：

填补国内空白：目前国内具备碳化硅铜互连量产能力的企业仅有派恩杰一家，这一布局填补了国产功率半导体在先进封装领域的关键环节空白。

构建先发优势：铜互连工艺从晶圆金属化到封装互连的完整技术链条，需要长期的工艺开发和验证积累。率先布局意味着在工艺成熟度、良率控制和客户认证方面建立时间壁垒。

赋能产业链协同：派恩杰的技术突破不仅服务于自身产品，也将带动上游晶圆代工、下游模块封装和应用端的产业链协同发展，推动国产碳化硅器件从芯片到系统的整体竞争力提升。

七、结语

每一次材料革新，都会推动功率半导体产业的跨越式发展。从硅到碳化硅，是衬底材料的革命；从铝互连到铜互连，则是封装架构的革命。两者叠加，正在重新定义功率器件的性能边界。

派恩杰以八英寸碳化硅晶圆为平台，以顶部厚铜工艺为核心，围绕顶部散热模块、铜互连和BGBM三大能力构建先进封装体系，为国产第三代半导体器件的发展提供了一条从材料到封装、从芯片到系统的完整技术路径。

这不是一项单一工艺的突破，而是平台能力的构建。不是终点，而是起点。

面向未来，派恩杰将持续深化铜互连技术研究，不断推进先进封装平台建设，与产业链伙伴携手，共同推动碳化硅功率器件迈向更高效率、更高可靠性和更高功率密度的新时代。