NE时代

文章介绍一款面向500kW低压变频驱动（LV Drives）应用的低杂散电感大功率模块：在改进型SEMITRANS 20封装中实现了完整的三电平TNPC拓扑。

新的设计围绕高可靠性、低杂散电感和热性能优化三个目标展开：采用 Si₃N₄ AMB 基板使结温降低20K，同等结温下输出电流能力提升15%；通过3D电磁场仿真优化母排几何并采用 Split-TNPC 芯片布局，关键换流路径杂散电感最高降低57%。双脉冲、杂散电感与热阻实测结果与仿真高度吻合，SemiSel系统级仿真表明：AFE应用下风冷可达500kW，液冷可达750kW。

今天我们先从端子改造、热设计和低杂散电感布局这几个维度展开……

先明确一下前提~ 为什么是3L TNPC拓扑？

为什么是 3L TNPC？

工业与新能源应用对变流系统的效率和功率密度要求持续提升，多电平拓扑的采用已成为明确趋势。对于希望突破现有两电平逆变器性能边界的低压变频驱动系统而言，三电平拓扑是自然的演进方向。

其中，三电平T型中点钳位（3L TNPC）拓扑在3–4kHz开关频率的大功率应用中找到了自己的生态位：

• 更低的总谐波失真（THD），改善电能质量；
• 更高的能量效率；
• 短路能力鲁棒性更强，且不受传统NPC变流器的开关限制。

这些特性使其非常适合并网系统与电机驱动。

与此同时，功率模块封装技术的进步带来了更高的热性能与可靠性。为大功率IGBT与SiC模块开发的SEMITRANS 20封装，具备增强的热管理、优异的寄生电感特性和可扩展的机械集成能力，是在严苛环境中实现TNPC变流器的理想平台。

然而，要实现完整的TNPC拓扑，标准封装需要改造：具体而言，需要增加三个辅助端子，以实现对全部四个开关的完整控制。改进SEMITRANS 20 TNPC的一个颇具前景的应用场景是有源前端（AFE）系统——双向功率流、严苛的电网规范合规性和高效率是其核心诉求，而TNPC在低半导体应力下承受高直流母线电压的固有能力，与AFE在新能源并网和工业自动化中的运行要求高度契合。

模块设计如何改进？

封装平台：SEMITRANS 20的端子改造

设计以大功率标准封装SEMITRANS 20为蓝本。然而，带开尔文源辅助发射极的TNPC拓扑所需的控制端子数量，多于标准两电平SEMITRANS 20所能提供的数量。

为此，在保持所有原有引脚位置不变的前提下，新增了3个辅助端子，实现对全部四个开关的完整控制。尽管顶部空间有限，通过谨慎的引脚分配，各电位之间仍保证了足够的爬电距离与电气间隙。

SEMITRANS 20 封装外观，标注新增辅助端子位置

芯片选型与热设计

模块设计始于1700V/1200V TNPC芯片组的半导体选型。对全功率因数范围（cosφ 从 −1 到 1）内预期芯片温度的细致分析表明：D1/D4 二极管的电流定额可降低100A，仍能在功率因数cosφ = −1时实现满功率输出.

各开关位置的芯片定额如下：

开关位置	IGBT	二极管
T1 / T4	1700V，900A	800A
T2 / T3	1200V，900A	900A

关键设计决策之一是基板材料的选择。氮化硅（Si₃N₄）的热学与机械性能远优于标准 Al₂O₃ 陶瓷。在相同工况下（V_DC = 1150V，V_OUT = 690V，I_OUT = 420A，f_SW = 4kHz，T_AIR = 40°C），分别采用标准 Al₂O₃ 陶瓷基板与 Si₃N₄ AMB 基板进行了热仿真对比。

结温仿真结果随 cos φ 的变化：

(a) 标准 Al₂O₃ 陶瓷；

(b) Si₃N₄ AMB

热仿真结果表明：在规定的负载条件下，采用 Si₃N₄ AMB 时芯片温度比Al₂O₃基板低20K。若假设相同的结温，这意味着相比标准 Al₂O₃ 基板，输出功率可提升15%。同时，Si₃N₄ 更高的断裂韧性也增强了模块的机械鲁棒性。此外，芯片烧结工艺将功率循环能力提升至原来的两倍。

技术验证样品的功率循环测试：灰色为传统工艺（芯片焊接+铝线键合），蓝色为先进工艺（芯片烧结+铝线键合）

布局与杂散电感如何优化？

Split-TNPC布局

为最大限度降低寄生电感，整个TNPC拓扑被集成到单个模块中，从而避免了双模块配置中固有的大电流回路。经过评估，Split-TNPC（分裂式 TNPC）布置为最优布局：将拓扑对称地分布到封装内的四块AMB基板上，确保换流路径对称，从而改善均流并最大限度减小电感不平衡。

布局对比：(a) 常规 TNPC 布局；(b) Split-TNPC 布局

 母排几何的迭代优化

内部母排几何通过3D有限元电磁场仿真进行迭代优化，以实现干净、低损耗的开关特性，我们做了几个版本的尝试：

• Version 01：以原两电平模块的基线几何为起点（分裂N母排）；
• Version 02：连接N端分支，缩小 DC+、DC− 与N端子之间的间隙；
• Version 03：在不同基板的N电位之间增加交叉键合（cross-bonds），避免换流路径经由N主端子闭合。

初始布局与最终布局：(a) Version 01 分裂 N 母排；(b) Version 03 单 N 母排 + N 交叉键合

最终版优化带来了显著的杂散电感降低：T1/D3 与 T4/D2 路径降低28%，T2/D4 与 T3/D1 路径降低57%。

各换流路径杂散电感仿真值（按设计版本）

版本	T1 / T2&D3	D3&T2 / D4	T3&D2 / D1	T4 / T3&D2
1	23.6 nH	52.8 nH	54.0 nH	24.3 nH
2	17.0 nH	30.8 nH	32.1 nH	17.8 nH
3	17.0 nH	22.7 nH	21.8 nH	17.5 nH

我们将在下一篇文章从电气性能测试的维度，逐项验证这颗模块的设计是否兑现——正向导通特性、双脉冲SOA与栅极电阻选取、开关波形、杂散电感实测，以及 Si₃N₄ AMB 带来的热阻改进，用数据一一回应。